In 1979 Intel a introdus prima data pe piata primul
chip DRAM 2118. Initial chip-ul DRAM era reprezentat de o capsula Dual
In-line Package (DIP) cu 18 pini. Primele chip-uri DRAM aveau capacitati
de 1K, 4K, 16K si 64K cu un singur pin pentru operatiile IN/OUT (x1) si cu
o tensiune de alimentare de 5v. Inainte de introducerea modulelor 256Kx1 a
fost introdusa versiunea x8. Din acest moment capacitatea cipurilor DRAM
creste la 1M, 4M, 16M si 64M in versiuni x1, x4 si x8. O data cu
dezvoltarea tehnologiei de fabricatie a crescut densitatea componentelor
electronice incluse in chip-urile de memorie, astfel apar versiunile x16
si x32 iar tensiunea de alimentare scade la 3.3v. Modificarea structuri
chip-urilor de memorie a impus necesitatea introduceri de noi capsule
pentru impachetarea acestora, astfel de la capsule DIP sa trecut la SOJ
(Small Outline J-lead Package) folosite pentru montaj pe PCB (Printed
Circuit Board) si apoi la TSOP (Thin Small Outline Package). In zilele
noastre se utilizeaza capsule de tip BGA (ball grid array) ori alte
tehnici care au ca rezultat o capsula cu dimensiuni apropiate de cele ale
circuitului inclus in aceasta. Modificarea structurii acestor capsule are
ca scop cresterea numarului de capsule ce se pot instala pe un modul de
memorie care in paralel cu cresterea densitatii chipurilor sa impinga mai
departe limita capacitati modulelor de memorie (MB/cm2).
Pentru a obtine o mai larga banda de transfer inca de la
introducerea acestui tip de memorie sa incercat micsorarea timpului de
acces la memorie cit si timpul de obtinere a informatiilor stocate in
aceasta. In cele doua decenii de dezvoltare a memoriei DRAM timpul de
acces RAS (Row Address Strobe) a scazut de la 500ms catre 50ms. Odata cu
introducerea chipurilor SDRAM, unde masurarea timpului de acces se face in
baza ciclului de ceas al procesorului, timpul de acces a scazut sub 6ns.
Pentru inceput, functionarea chipurilor SDRAM se realiza prin
citirea/scrierea informatiilor o singura data pentru fiecare ciclu de ceas
al procesorului. Cind aceasta arhitectura a devenit indeajuns de matura sa
reusit citirea/scrierea unei pagini de memorie pentru fiecare ciclu de
ceas prin operarea in mod ciclic a coloanelor din matricea de memorie,
aceasta arhitectura a luat denumirea de Fast Page Mode (FPM). La inceputul
anului 1996 a fost introdusa o noua metoda de operare a memoriei DRAM si
care a fost denumita Extended Data Out (EDO). Memoriile EDO se deosebesc
de predecesoarele lor prin modul de citire a informatiilor, astfel
informatiile citite din memorie ramin in bus-ul de date pina la urmatorul
ciclu. Ca rezultat se mareste timpul in care informatiile ramin in bus-ul
de date iar sistemul functioneaza mai rapid decit cu ajutorul memoriilor
FPM. Alte avantaje majore sint date de structura modulelor EDO care nu se
deosebesc de cele FPM, practic ele functioneaza in acelasi socket iar
costurile sint aceleasi ca si pentru FPM.
Introducerea chip-urilor Synchronous DRAM
Pina in 1997 memoriile DRAM nu erau sincronizate cu frecventa de
ceas a sistemului. In acest caz procesorul era obligat sa astepte o
anumita perioada de timp pina ce informatiile erau stocate ori transmise
din memorie. In aceea perioada procesoarele depasisera bariera celor
200MHz, astfel ca memoriile erau problema numarul unu pentru dezvoltarea
ulterioara a acestora. Primele module de memorie SDRAM aveau la baza chip-uri
ce functionau la o frecventa de 66MHz. Principala modificare data de
modulele sincron a fost timpul de acces, care pina in acel moment era
obtinut in functie de Row Access Strobe. O data cu trecere la modulele
sincron, timpul de acces devine functie a frecventei de ceas a
procesorului. Pina in prezent, memoriile SDRAM au continuat sa scada
timpul de acces o data cu cresterea frecventei de lucru, astfel 15ns
pentru 66MHz, 12ns pentru 83MHz, 10ns pentru 100MHz si sub 8ns pentru
133MHz.
Totusi introducerea memoriilor SDRAM nu a fost un lucru atit de
simplu. Prima incercare de a se inlocui memoriile EDO DRAM s-a concretizat
prin introducerea modulelelor bazate pe chip-uri SDRAM ce rulau la 66MHz.
Cresterea de performanta fiind in jurul a 5% fata de EDO, astfel ca pentru
utilizatorul final acest lucru nu justifica investitia in module DIMM
SDRAM 66MHz. Pentru ca rezultatele sa capete contur, erau necesare
modificari majore la nivelul mai multor componente ale sistemului, cum ar
fi: chip-urile controlerului de memorie, chip-urile si modulele de memorie.
Producatorii au inteles destul de repede ca aceasta tehnologie va rezista
numai in cazul in care se ofera o performanta considerabila in raport cu
pretul. Singura solutie pentru cresterea performantelor fiind ridicarea
frecventei de bus. Asa s-a trecut de la 66MHz la 83MHz si apoi la 100MHz.
Proiectarea chip-urilor care sa permita 100MHz sa dovedit a fi o problema
destul de serioasa. Specificatiile (zgomotul, impedanta si reflexia) care
pina in acel moment au fost foarte bine tolerate de chip-urile cu
frecvente de 66 si chiar 83 MHz, reprezentau acum o mare problema in
design-ul chip-urilor de 100MHz. O alta mare problema, care in fapt sa
nascut o data cu chip-urile de 66MHz si care sa amplificat pentru cele de
100MHz, era compatibilitatea intre diferitele module SDRAM care functionau
numai cu anumite placi de baza, aceasta deficienta aparea datorita
variatiei anumitor parametri cum ar fi: timpul de configurare, timpul de
retinere, caracteristicile impulsurilor de iesire, zgomotul sistemului si
al sursei de alimentare. Aceast lucru se intimpla in ciuda faptului ca
toate aceste componente erau executate conform normelor JEDEC (Joint
Electronic Device Engineering Council).
Solutia dezvoltata de Intel
Pentru a restringe efectele incompatibilitatii intre memorii si
placile de baza, Intel a dezvoltat propriile module de memorie SDRAM
66MHz/100MHz. Aceste memorii nu au fost standardizate de catre JEDEC insa
ele au fost implementate cu succes pe piata. Impachetarea circuitelor de
memorie se executa in capsule TSOP dar numarul contactelor aceastora varia
ca densitate si organizare. Chip-urile 1Mx16 aveau 50 contacte, 2Mx8 si
4Mx4 aveau 44 contacte iar cele cu densitati de 64M si 128M aveau 54
contacte. Modulele PC SDRAM includ un circuit de control si fante de
siguranta pentru montaj. O data realizata aceasta etapa atentia
inginerilor de la Intel sa indreptat catre un nou chipset pentru placile
de baza care sa suporte module de memorie de 100MHz. La acest punct Intel
a inceput colaborarea cu diversi producatori pentru modulele SDRAM.
Acestia trebuiau sa respecte specificatiile date de Intel si sa verifice
intreaga productie. Conform previziunilor Intel, la inceputul anului 1999
latimea de banda pentru memorii trebuia sa atinga 1.6GB/s pentru a tine
pasul cu noile procesoare. Problema care apare este data de chip-urile
SDRAM de 64Mb care la o frecventa de 100MHz si un transfer de 8 Byte nu
aveau cum sa depaseasca limita de 800MB/s. Astfel ca Intel si-a indreptat
atentia catre tehnologia RAMBUS in detrimentul altor tehnologii care erau
mult mai bine cotate in succesiunea modulelor SDRAM.
Direct R (Rambus) DRAM
Nu trebuie facuta confuzie intre "concurrent RDRAM" care este o
memorie a carei arhitectura a bus-ului utilizeaza tehnologia Rambus,
aceste memorii fiind utilizate pentru componentele video si Direct RDRAM
care este rezultatul colaborari intre Intel si Rambus Inc. ce trebuia sa
ofere memorii pentru PC cu o latime de banda de 1,6GB/s. In 1999 Intel
avea in plan dezvoltarea unui chipset care sa suporte RDRAM (U=2,5v) la o
frecventa de 400MHz si care sa reuseasca performanta atingeri celor
1,6GB/s.
Din specificatiile pentru intrefata Direct RDRAM rezulta ca aceste
module transfera datele pe 16 bit / 18 bit si incorporeaza un bus de
control pe 8 bit, la o frecventa maxima de 800MHz. Aceasta frecventa fiind
atinsa datorita utilizari ambelor margini ale semnalului. Canalul RAMBUS
este format din controler, chip-urile de memorie si terminatori pentru
liniile de semnal. Fiecare dispozitiv al canalului Rambus isi regleaza
tensiunea de iesire in mod automat pentru a mentine semnalul la valoarea
nominala. Pentru a asigura functionarea alternanta a tuturor chip-urilor
Direct RDRAM conectate la acelasi canal, protocolul Rambus permite
programarea intirzieri la scriere pentru fiecare chip in parte. Modulele
Rambus In-line Memory Module (RIMM) suporta latime bus-ului de 128 bit si
8 chip-uri Direct RDRAM pentru fiecare fata a modulului de memorie.
Principalul inconvenient al arhitecturi Rambus este ca nu se prezinta sub
forma "open standard". Astfel producatorii sunt nevoiti sa obtina licenta
pentru aceasta tehnologie de la Rambus. Din acest motiv majoritatea
marilor producatori prefera alternativa altor tehnologii de fabricare a
memoriilor. In acest caz celelalte doua arhitecturi ce promit inlocuirea
cu succes a memoriilor SDRAM sunt DDR (Double Data Rate) SDRAM si SL (SyncLink)
DRAM.
DDR (Double Data Rate) SDRAM
Ca si memoria Rambus, DDR SDRAM utilizeaza ambele margini ale
semnalului pentru trasferul datelor. JEDEC a dezvoltat acest standard ca
fiind de tipul "open" iar principalul obiectiv in dezvoltarea acestuia
este costul de productie si aparitia pe piata. Specificatiile descriu
modulele de memorie DDR SDRAM ca fiind destul de apropiate de cele SDRAM,
astfel acestea utilizeaza acelasi numar de contacte (168 / 200) si aceeasi
forma fizica a modulului. Diferentele apar in configuratia contactelor si
pentru tensiunea de alimentare care poate sa fie 2,5v ori 3,3v.
Transferul datelor se face in acelasi mod ca si la SDRAM, utilizind
cuvinte de 8 bytes modulele DDR sint proiectate sa sustina rate de
transfer de 1,0 / 1,6 / 2,4 / 3,2 GB/s la frecvente de 66 / 100 / 150 si
200 MHz.
Partea interesanta este data de modulele Direct RDRAM care sint un
fel de punte intre tehnologia digitala si cea a transmisiilor de linie;
care la o frecventa de 400MHz si latimea cuvintul de 8 bytes permit o
latime de banda de pina la 6,4GB/s. Practic ambele tehnologii (atit DRD
cit si DDR) utilizeaza aceeasi arhitectura DRAM, aceeasi latime a
cuvintului (8 bytes) si sint capabile sa functioneze cu tensiuni de
alimentare mici. In alte cuvinte, de ce nu ar reusi dezvoltatorii de
memorii DDR SDRAM aceleasi performante cu cele ale memoriilor Direct RDRAM.
SL (SyncLink) DRAM
Initial, zece companii au investit 30 milioane USD pentru a
dezvolata o arhitectura paralela cu Direct RDRAM. Astfel in 1998 a aparut
SyncLink Inc. Tehnologia SLDRAM fiind dezvoltata ca "open standard".
Astfel producatorii de memorii au posbilitatea de a dezvoltat atit module
de memorie standardizate cit si derivate ale acestora pentru a se adresa
atit aplicatiilor existente cit si pentru dezvoltarea de noi posibilitati.
Acesta fiind unul dintre cele mai puternice calitati pentru viitorul
arhitecturi SLDRAM. Tehnologia SLDRAM are la baza arhitectura SDRAM si DDR
la care se adauga un pachet de noi caracteristici: protocolul de
transmitere a pachetelor adresa/control, optimizarea timpului de acces si
a semnalelor, pastrarea compatibilitati generatiilor de memorii.
Primele mostre au fost prezentate de Hyundai si Mitsubishi fiind
reprezentate de chip-uri de 64Mb cu rate de transfer de pina la
400Mb/s/pin si cu un bus pentru date de numai 16 bit. Module de memorie ce
inglobeaza acesre chip-uri avind capacitatea de a atinge 1,6GB/s folosind
un bus de date de 8 bytes. Dar din specificatiile dezvoltatorilor se pare
ca exista posibilitatea dublari ratei de transfer la 800Mb/s/pin astfel se
va atinge o rata de transfer de 3,6GB/s.
DIP - capsula (chip) utilizata initial pentru impachetarea
circuitul de memorie.
SOJ - capsula ce contine circuitul de memorie care se monteaza pe
PCB avind conceasele inclinate in partea de jos si sub chip.
PCB - modulul (placa de circuit) pe care sint montate chip-urile de
memorie.
TSOP - capsula ce contine circuitul de memorie care se monteaza pe
PCB avind conceasele inclinate in partea de jos si in exterior.
RAS - semnalul cu ajutorul caruia este selectata linia ce trebuie
accesata din matricea celulelor de memorie.
FPM - modul initial de accesare al modulelor DRAM. In momentul
citirii informatiilor din memorie pinul IN/OUT este deconectat de la
magistrala de date.
EDO - modul de accesare al memoriei in care informatia este
retinuta in magistrala de memorie pina la urmatorul ciclu.
JEDEC - organizatia care se ocupa cu dezvoltarea standardelor
pentru dispozitivele electronice.
SLDRAM - este tehnologia pentru producerea chip-urilor de memorie
ce au performante apropiate cu cele ale chip-urilor Direct RDRAM dar este
inregistrata de catre JEDEC ca fiind "open standard" si utilizeaza
specificatiile memoriei SDRAM si DDR SDRAM
